Buch: Systematischer Entwurf analoger Low-Power Schaltungen in CMOS anhand einer kapazitiven Sensorauslese
Systematischer Entwurf analoger Low-Power Schaltungen in CMOS anhand einer kapazitiven Sensorauslese
Benjamin Bechen
Hrsg.: Fraunhofer IMS, Duisburg
2008, 231 S., zahlr. Abb. u. Tab., Softcover
Fraunhofer IRB Verlag
ISBN 978-3-8167-7579-9

Inhalt
In der Mikroelektronik sind energiesparende Schaltungen von wachsender Bedeutung, insbesondere für batteriebetriebene Geräte oder passive Transpondersysteme. Der systematische Entwurf analoger Low-Power Schaltungen wird hier am Beispiel einer Ausleseschaltung für monolithisch integrierbare, kapazitive Drucksensoren durchgeführt. Von den entwickelten Schaltungen wurden zwei ADUs (Analog-Digital-Umsetzer) als Testchip gefertigt.
Die Minimierung der Leistung wird auf verschiedenen Ebenen untersucht. Die drei Hauptebenen befinden sich in der Technologie, der Schaltungstechnik und der Systemarchitektur, wobei die beiden letzteren den Schwerpunkt dieser Arbeit bilden. Auf der Ebene der Schaltungstechnik wird die beste Leistungseffizienz am Beispiel eines Tiefpasses erster Ordnung mit einem bestimmten Signal-zu-Rausch Verhältnis SNR für vier verschiedene Schaltungstechniken bestimmt. Die Systemarchitektur wurde am Beispiel der ADU-Architektur untersucht. Auch hier wird das theoretische Minimum des Leistungsverbrauchs für ein bestimmtes SNR angegeben. Das theoretische Minimum stellt gleichzeitig das Minimum für die Praxis dar.
Zum besseren Vergleich von ADUs, die in verschiedenen Technologien gefertigt worden sind, wird ein technologieunabhängiges Figure of Merit eingeführt. Dabei wird gezeigt, dass die fortschreitende Technologieskalierung in CMOS hilft, dem theoretischen Minimum näher zu kommen.

Verfügbare Formate

Softcover
EUR 33.00 (* inkl. MwSt.)
Sofort lieferbar

 

* Alle Preise verstehen sich inkl. der gesetzlichen MwSt. Lieferung deutschlandweit und nach Österreich versandkostenfrei. Informationen über die Versandkosten ins Ausland finden Sie hier.